找回密码
 注册

QQ登录

只需一步,快速开始

搜索
查看: 1738|回复: 0

[内存] 闪存新时代起点:三星3D V-NAND技术详解

[复制链接]
hotfox 发表于 2013-8-22 09:30:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
三星这两年已经是全球最大的NAND供应商,不仅生产能力强大,技术实力也是顶级的。本月初宣布量产世界首款3D垂直闪存V-NAND,月中就有相关的企业级V-NAND闪存发布了。海力士、SanDisk、美光、东芝等其他NAND厂商也有各自的垂直闪存计划,但是量产时间三星已经走在了其他公司前列,快人一步就是竞争优势。
S08554255.jpg
三星的V-NAND每个die容量都有128Gb(16GB),通过3D堆叠技术可以实现最多24层die堆叠,这意味着24层堆叠的总容量将达到384GB。此外,三星还宣布V-NAND闪存的写入速度及可靠性都有2倍以上的提高。
三星量产V-NAND垂直闪存意味着什么?他们是如何做到的?对整个NAND产业有什么样的影响?Anandtech网站对三星量产V-NAND闪存做了一番分析。
传统NAND的困境:容量要想提高,制程就越先进,可靠性和性能越低
自从2008年Intel的X25-M SSD进入市场之后,SSD的价格已经大幅下降了,当时80GB的SSD都要600美元,现在同样的价钱可以买三星或者美光的1TB SSD了。摩尔定律指导着电子产品的发展,晶体管越来越小,NAND密度越来越高,价格越来越便宜。
但是伴随晶体管越来越小的后果是NAND的可靠性及性能越来越低。就以IMFT过去几代的NAND产品的P/E次数及编程时间为例吧,看下图所示。
S08554261.jpg
不同工艺下的闪存擦写次数及编程时间
50nm时代,P/E次数是10000次,编程时间只有900us,随着制程工艺的前进,P/E次数从1000次降到5000次再降到3000次,这还只是MLC的变化,要是TLC,P/E次数已经降低到了1000次了。
造成这个现象的根本原因是基本的物理特性。2bit MLC每cell单元储存2bit数据只可只需要一两打电子,3bit MLC(也就是TLC)的每个cell单元储存,随着NAND的缩小情况变得不同了,如果到了14/15/16nm阶段,情况会变得更加困难。
S08554264.png
三星做了很萌的解释
测量存储单元中这些极微小的变化很困难,特别是当NAND cell单元越来越小、靠得越来越近的情况下。20nm工艺之后,cell单元之间的干扰现象更加严重,而在50nm工艺阶段,这些问题可以借助主控及优质的NAND缓解。现在我们已经看到了,SSD主控需要做更多的ECC及DSP类似的工作才能确保驱动器中的数据准确地读出/写入。
通过更先进的制程工艺制造传统的NAND之路很快就要走到头了,据说目前的工艺只能再持续一两代,之后再继续用这样的方式缩小cell单元就不可行了。
那么NAND未来的出路在哪?答案就是V-NAND,通过电荷撷取闪存(charge trap flash)技术制造的3D闪存。
三星V-NAND:不再缩小cell单元,堆叠更多层数
三星的V-NAND说起来就是不再追求缩小cell单元,而是通过3D堆叠技术封装更多cell单元,这样也可以达到容量增多的目的。
S08554272.png
V-NAND原理
这种变化其实没有说起来这么简单。SSD中使用的是浮栅极MOSFET(Floating gate MOSFET),电子储存在栅极中,它相当于一个导体。这种晶体管的缺点就是写入数据时,栅极与沟道之间会形成一次短路,这会消耗栅极中的电荷,也就是说每次写入数据都要消耗一次栅极寿命,一旦栅极中的电荷没了,cell单元就相当于挂了,不能再存储数据。
三星的V-NAND闪存就放弃了传统的浮栅极MOSFET,改用自家的电荷撷取闪存(charge trap flash,简称CTF)设计。每个cell单元看起来更小了,但是里面的电荷是储存在一个绝缘层而非之前的导体上的,理论上是没有消耗的。这种看起来更小的电荷有很多优点,比如更高的可靠性、更小的体积,不过这些还只是其中的一部分。
使用CTF结构的V-NAND闪存被认为是一种非平面设计,绝缘体环绕沟道(channle),控制栅极又环绕着绝缘体层。这种3D结构设计提升了储存电荷的的物理区域,提高了性能和可靠性。
可靠性和性能提升是V-NAND闪存的一个方面,还有就是3D堆叠。由于三星已经可以垂直方向扩展NAND密度,那就没有继续缩小晶体管的压力了,所以三星可以使用相对更旧的工艺来生产V-NAND闪存,现在使用的是30nm级别的,介于30-39nm之间。
使用旧工艺的好处就是P/E擦写次数大幅提升,目前的19/20nm工艺MLC闪存的擦写次数普遍是3000次,三星的V-NAND闪存可达35000次,这也是三星说可靠性提升2-10倍的由来。
使用旧工艺甚至也没妨碍三星提高NAND密度,三星之前公布的V-NAND是128Gb核心的,目前主流19/20nm工艺的核心容量是64Gb,如果用传统工艺制造128Gb核心的NAND,那么工艺需要15nm。
更大容量的NAND有着更少的干扰,编程时间会更短,这意味着性能会提高。此外,更大容量的NAND的读写不需要那么多次的重试,因此总功耗也会更低。
S08554280.jpg
三星在企业级市场上走出了V-NAND闪存第一步,不过目前使用的NAND还是128Gb的,因此容量上并没有什么惊人的,但是作者预测很快就会有全面的改善,只不过现在谈论相关产品的售价和发售有点过早了。
V-NAND:三星的未来
ec60cb4826fa47ecb99ff8e89fce3dcd.jpg
V-NAND闪存是三星的未来,我们可以看到V-NAND闪存出现在企业级、客户端级甚至移动市场(移动电话及平板)。尽管距离三星全面转向V-NAND闪存还有一段时间,但是明年就可以看到三星在多个市场领域转向V-NAND。
S08554284.png
目前的128Gb核心NAND已经很好,不过这肯定不是终点,三星预计在2017年实现每核心1Tb,这都要归功于3D NAND。此外,理论上三星还可以使用更先进的制程工艺来提高储存密度,只是这样做也会面临传统二维NAND结构需要面对的难题。另外,目前的V-NAND还是2bit MLC,有需要的话三星还可以选择使用3bit MLC(TLC)来进一步提高储存密度。
其他的NAND厂商未来如何?作者认为那些不会转向CTF或者3D NAND的厂商可能会考虑其他的技术,比如resistive RAM(电阻式随机储存器),潜在的性能提升甚至会更高,也可以借助3D堆叠实现更高的储存密度。
最终对消费者利好的就是,我们未来可以看到SSD在储存密度、性能及可靠性上的改进。
论坛发展靠大家,积极提供资源;请勿灌水
通过分享您的互联网来赚钱
您需要登录后才可以回帖 登录 | 注册

本版积分规则

QQ|手机版|小黑屋|存档|商匡数科 ( 沪ICP备19008575号-1 )

GMT+8, 2024-9-20 12:07 , Processed in 0.262422 second(s), 25 queries .

Powered by Discuz! X3.5

© 2001-2024 Discuz! Team.

快速回复 返回顶部 返回列表